

# Quarta Prova Intermedia di AESO

## 2021-2022 (Corso B)

In questo compito ogni domanda prevede una sola risposta esatta. Compilare il questionario ed inviarlo prima del tempo limite annunciato durante la riunione Teams.

IMPORTANTE: evitare di inviare il compito negli ultimi secondi prima della chiusura, in quanto un qualsiasi problema di rete potrebbe impedire l'invio. Solo i compiti correttamente inviati mediante il form di Google saranno valutati.

L'indirizzo email della persona che ha risposto (**null**) è stato registrato quando hai inviato questo modulo.

### 1. Email \*

---

### 2. Nel linguaggio macchina ARMv7, il campo SRC2 dell'istruzione assembler ldr r0, [r1, #-45]

Contrassegna solo un ovale.

☐ E' un campo di 12 bit composto dagli 8 bit meno significativi (imm8) che codificano un intero senza segno che in questo caso corrisponde alla codifica binaria di 45, mentre i 4 bit più significativi (rot) sono tutti posti a zero in quanto nessuna rotazione è necessaria

☐ E' un campo di 12 bit composto dagli 8 bit meno significativi (imm8) che codificano un intero con segno che in questo caso corrisponde alla codifica binaria in complemento a due di -45, mentre i 4 bit più significativi (rot) sono tutti posti a zero in quanto nessuna rotazione è necessaria

☒ E' un campo di 12 bit che codifica un intero (imm12) senza segno che in questo caso corrisponde alla codifica binaria di 45

☐ E' un campo di 12 bit che codifica un intero (imm12) con segno che in questo caso corrisponde alla codifica binaria in complemento a due di -45

*il bit 0 indica che va fatto un'addizione invece che un'addizione*

3. L'istruzione macchina ARMv7 corrispondente all'istruzione assembler B label

Contrassegna solo un ovale.

- ☐ Ha un campo Imm24 corrispondente ai 24 bit più significativi della parola
- ☐ Ha un campo Imm24 di 24 bit che codificano il numero (con segno) di byte da aggiungere a PC+8 per determinare il BTA (Branch Target Address)
- ☐ Ha un campo Imm24 di 24 bit che rappresenta il numero (senza segno) di istruzioni da aggiungere/sottrarre, in base ad un ulteriore bit contenuto nel campo funct, a PC+8 per determinare il BTA (Branch Target Address)
- ☒ Ha un campo Imm24 di 24 bit che rappresenta il numero (con segno) di istruzioni da aggiungere a PC+8 per determinare il BTA (Branch Target Address)

4. La figura sotto riporta le istruzioni macchina prodotte dall'assemblatore durante la compilazione di un piccolo programma. Quali sono le configurazioni di 32 bit ciascuna delle due istruzioni di salto indicate nei due riquadri bianchi numerati (1) e (2)?

Disassembly of section .text:

```

00000000 <sumv>:
  0: e52d4004      push    {r4}           ; (str r4, [sp, #-4]!)
  4: e3a02000      mov     r2, #0
  8: e3a04000      mov     r4, #0

0000000c <loop>:
  c: e1520001      cmp     r2, r1      -7
 10: (1)      beq     24 <fine>    -6
 14: e7903102      ldr     r3, [r0, r2, lsl #2] -5
 18: e0844003      add     r4, r4, r3   -4
 1c: +1 e2822001      add     r2, r2, #1   -3
 20: +2 (2)      b       c <loop>     -2

00000024 <fine>:
 24: +3 e1a00004      mov     r0, r4      -1
 28: e49d4004      pop     {r4}        ← PC punto qui (ldr r4, [sp], #4)
 2c: e1a0f00e      mov     pc, lr

```

PC punto qui →

Contrassegna solo un ovale.

- ☐ 0x0a000003 e 0xeafffff8
- ☒ 0x0a000003 e 0xeafffff9
- ☐ 0x0a000004 e 0xeafffff9
- ☐ 0x0a000004 e 0xeafffff8

-7

0111 → 1000 → 1001

↓  
9

5. La figura sotto riporta le istruzioni macchina prodotte dall'assemblatore come output della compilazione di un programma che fa uso di istruzioni per il "caricamento di literal". L'istruzione all'indirizzo 4 è la traduzione di `ldr r1, =label`. Indicare il valore dei due riquadri (1) e (2)

Disassembly of section .text:

```

00000000 <main>:
  0:  e3a00000      mov     r0, #0
  4:  e59f1010      ldr     r1, [pc, (1)] ; 1c <label+0x10>
  8:  e1a0f001      mov     pc, r1

0000000c <label>:
  c:  e3a02005      mov     r2, #5
 10:  e0803001      add     r3, r0, r1
 14:  e59f1004      ldr     r1, [pc, #4] ; 20 <label+0x14>
 18:  e1a0f001      mov     pc, r1
 1c:  (2)          .word   0x0000000c
 20:  00000000      .word   0x00000000

```

pe punto qui

+1

+2

+3

+4

0x0...0c

valore

della word

Contrassegna solo un ovale.

- ☐ #6 e 0x0000000c
- ☐ #16 e 0x00000008
- ☒ #16 e 0x0000000c
- ☐ #4 e 0x0000000c

+4 x 4 = 16

bits x parola

6. In relazione al set di istruzioni macchina Thumb, indicare quali delle seguenti affermazioni è vera

Contrassegna solo un ovale.

- ☐ Sono un set di istruzioni "ridotte" tutte codificate a 16 bit e con una visibilità dei registri limitata ai primi dodici
- ☐ Sono un set di istruzioni a 16 bit tranne la BL che richiede 24 bit di rappresentazione
- ☐ Sono un set di istruzioni a 16 bit (tranne la BL) che supportano le stesse modalità di indirizzamento pre-index/post-index del set ARMv7 per le LDR/STR
- ☒ Sono un set di istruzioni codificate in 16 bit (tranne la BL) che modificano sempre i flag di stato

## 7. Nel processore ARM single cycle

Contrassegna solo un ovale.

- ☐ In ogni ciclo di clock si utilizzando i risultati dell'accesso alla Memoria Istruzioni, Register File e Memoria Dati *non è detto*
- ☒ In ogni ciclo di clock si utilizzano al massimo i risultati di tre accessi alla Memoria Istruzioni, Register File e Memoria Dati
- ☐ In ogni ciclo di clock si utilizzando sempre i risultati di due e solo due accessi: alla Memoria Istruzioni e al Register File, oppure alla Memoria Istruzioni e alla Memoria Dati

## 8. Nelle tre microarchitetture considerate, il Register File prevede

Contrassegna solo un ovale.

- ☐ Due porta in lettura e una in scrittura
- ☐ Due porte in lettura e una che può essere utilizzata sia per la lettura che per la scrittura
- ☒ Due porte in lettura, una in scrittura e una dedicata al "registro" PC (R15)

## 9. La Parte Controllo nel processore multi cycle

Contrassegna solo un ovale.

- ☐ è un automa a stati finiti con tanti stati quanti sono i diversi tipi di istruzioni da eseguire (operative, salto, e di memoria)
- ☒ è un automa a stati finiti con un tanti cammini, che partono tutti dallo stato che comanda il Fetch dell'istruzione corrente, quanti sono i tipi di istruzione differenziati rispetto al tipo degli operandi utilizzati (es. registri oppure immediati)
- ☐ è un automa a stati finiti con tanti stati quante sono le fasi di esecuzione delle istruzioni (Fetch, Decode, Execute, Data Memory, Write Back)

*cammini diversi a seconda degli operandi**e a seconda del tipo di istruzione*

10. Nel processore pipeline la Parte Controllo è divisa in due parti (Decoder e Logica Condizionale) come nel processore single cycle. La parte "Logica Condizionale"

Contrassegna solo un ovale.

- ☐ calcola un unico bit da utilizzare in AND con i tutti i bit generati dalla parte Decoder (write enable, input multiplexer, comandi ALU, etc...)
- ☒ calcola un unico bit da utilizzare in AND con alcuni dei bit generati dalla parte Decoder, per esempio quelli che comandano le scritture nelle parti del processore che mantengono lo stato interno della computazione
- ☐ genera un piccolo numero di bit, in generale diversi fra loro, ciascuno dei quali è messo in AND con uno dei segnali di "write enable" generati dalla parte Decoder

11. Quali delle seguenti affermazioni non è corretta?

Contrassegna solo un ovale.

- ☐ Nel processore single cycle le ALU utilizzate per aggiornare il registro PC (program counter, prima della IM) sono, a seconda dell'istruzione eseguita, le due ALU che calcolano "+4" o la ALU generale dopo il Register File
- ☐ Nel processore single cycle le ALU utilizzate per aggiornare il registro PC (program counter, prima della IM) sono sempre e solo le due ALU dedicate che calcolano "+4"
- ☒ Nel processore single cycle le ALU utilizzate per aggiornare il registro PC (program counter, prima della IM) sono, a seconda dell'istruzioni eseguita, la prima che calcola "+4" oppure la ALU generale dopo il Register File

se non salto

se salto

PC  
↓  
non RIS

12. Quali delle seguenti coppie di istruzioni consecutive necessita dell'inserimento di una bolla (stallo di un ciclo) nell'esecuzione sul processore pipeline con forwarding per risolvere la dipendenza RAW?

Contrassegna solo un ovale.

- ☐ ADD R0, R1, R2 seguita da SUB R3, R0, R4
- ☐ ADD R0, R1, R2 seguita da LDR R4, [R0, #4]
- ☐ ADD R0, R1, R2 seguita da SUB R1, R2, R3
- ☒ Nessuna di queste

avrebbe una LDR Rx, [ ... ] seguita da  
una op che legge Rx somewhere

13. Quale delle seguenti dipendenze devono essere considerate nell'esecuzione delle istruzioni sul processore pipeline visto nel corso?

Contrassegna solo un ovale.

- ☐ WAW (ADD R0, R1, R2 seguita da SUB R0, R3, R4)
- ☐ WAR (ADD R0, R1, R2 seguita da SUB R1, R3, R4)
- ☒ RAW (ADD R0, R1, R2 seguita da SUB R3, R0, R4)


14. Una istruzione di salto "preso" richiede sul processore pipeline che non implementa il forwarding del risultato della ALU al PC

Contrassegna solo un ovale.

- ☐ l'introduzione di una bolla (stallo) da due cicli di clock
- ☐ l'introduzione di una bolla (stallo) da tre cicli di clock
- ☒ l'introduzione di una bolla (stallo) da quattro cicli di clock

sarebbero 2 cicli forwarding

15. Nei diversi tipi di processore (single cycle, multi cycle e pipeline) sul secondo ingresso della ALU si trova un multiplexer. Nel caso in cui il multiplexer abbia solo due ingressi, come nella figura, quali sono i due ingressi ?



Contrassegna solo un ovale.

- ☐ Una delle uscite del Register File e la costante +4 per l'aggiornamento del PC
- ☒ Una delle uscite del Register File e l'uscita della rete Extender
- ☐ Le due uscite del Register File
- ☐ L'uscita della rete Extender e la costante +4 necessaria per l'aggiornamento del PC

16. Quanti sono i registri sul cammino che porta i segnali di controllo generati dalla Parte Controllo del processore pipeline alle componenti controllate nel datapath ?

Contrassegna solo un ovale.

☐ da 0 a 4 (uno per ognuna delle fasi dopo quella di Fetch)

☒ da 0 a 3 (uno per ognuna delle fasi dopo quella di Decode)

☐ sempre 3, indipendentemente dal tipo di segnale di controllo

*no (sono solo 3 reg)*  
*no alcuni in passato proprio dai registri (e.g. quelli x reg file)*

17. Per calcolare il CPI di un processore pipeline con forwarding, devo sapere

Contrassegna solo un ovale.

☐ quante sono in percentuale le istruzioni di salto "preso" e quante sono le istruzioni LDR che leggono un valore prodotto dall'istruzione precedente

☐ quante sono in percentuale le istruzioni di LDR che leggono un valore prodotto dall'istruzione precedente

☒ quante sono in percentuale le istruzioni di salto "preso" e quante le istruzioni di LDR che scrivono un valore letto dall'istruzione immediatamente successiva

*dip controllo*  
*dip dati*

18. Il valore del CPI minimo si ottiene

Contrassegna solo un ovale.

☒ nel processore single cycle

☐ nel processore multi cycle

☐ nel processore pipeline

*e' sempre 1!*

Questi contenuti non sono creati né avallati da Google.

Google Moduli